


CIRCUITOS SEQUENCIAIS

Tópicos


- Dispositivos básicos de memória
- Diagramas de estados/saídas
- Análise de circuitos sequenciais síncronos
- Blocos sequenciais fundamentais: contadores, registos, registos de deslocamento
- Simulação com DesignWorks

Exercícios

- 1 Recorra ao DesignWorks para com diagramas temporais ilustrar as diferenças entre dispositivos de memória *clocked latch* e *edged triggered flip-flop* (use componentes “D Latch wo/SQ/” e “D Flip Flop wo/SQ/”)
- 2 Analise o circuito da figura e determine a sua função:
 - a. Comece por identificar entradas e saídas do circuito.
 - b. Determine a função de saída.
 - c. Determine a função do próximo estado.
 - d. Qual é o tipo da máquina de estados finitos: Mealy or Moore?
 - e. Construa a tabela de transições/saídas.
 - f. Desenhe o diagrama de estados.
 - g. Explique o que faz o circuito.




- 3 Desenhe e verifique o diagrama de estados e de saídas do circuito da figura. Indique o tipo da máquina. Mostre que o circuito se comporta como um conversor série paralelo do código binário para Gray para palavras de comprimento 3.



Assumindo que os flip-flops que compõem o circuito têm as características temporais seguintes: $t_{\text{setup}}=15$ ns, $t_{\text{hold}}=5$ ns, $t_{\text{pHL}}=25$ ns, $t_{\text{pLH}}=20$ ns e que o tempo de atraso de uma porta lógica elementar é $t_{\text{porta}} = 10$ ns determine a frequência máxima de funcionamento do circuito.

- 4 Altere o circuito do exercício anterior de modo a que tenha uma entrada de *reset* síncrono, ativa a *low*.
- 5 Desenhe e verifique o diagrama de estados e de saídas do circuito da figura. Indique o tipo da máquina.



Assumindo que os flip-flops que compõem o circuito têm as características temporais seguintes: $t_{\text{setup}}=10$ ns, $t_{\text{hold}}=4$ ns, $t_{\text{pHL}}=20$ ns, $t_{\text{pLH}}=15$ ns determine o atraso máximo numa porta lógica para que o circuito possa funcionar com a frequência 10 MHz.

- 6 Projete um detetor de sequências cuja saída, y, será '1' sempre que ocorrer a sequência de entradas 1101. São permitidas sequências sobrepostas.

Exemplo: x 01011101101011
 y 00000001001000

Implemente o circuito com flip-flops D. Verifique o seu funcionamento.

- 7 Projete e implemente um circuito sequencial síncrono que realize o complemento para dois dum número, de comprimento arbitrário, que entra no circuito começando pelo seu bit menos significativo. Admita que este circuito tem uma entrada de reset síncrona e ativa a 0.
- 8 Construa uma máquina sequencial síncrona que detete sequências de comprimento 5 contendo três '1' e começando por '11'. A máquina deve ser tal que, uma vez detetados dois '1' iniciais, a sequência é analisada até ao fim (com ou sem êxito), ou seja, a sequência seguinte só pode começar ao fim de mais três entradas.

Exemplo: x 100110110011010
 y 000000000000001

Verifique o funcionamento do circuito no DesignWorks.

- 9 Com base no componente 74x163, que é um contador binário módulo 16, construa um circuito que segue a sequência de contagem seguinte: (0,1,2,3,4,5,6,7,8,9), (0,1,2,3,4,5,6,7,8,9), ...
- 10 Com base no componente 74x163 construa um circuito que segue a sequência de contagem seguinte: (4,5,6,7,8,9,10,11,12), (4,5,6,7,8,9,10,11,12), ...
- 11 Com base nos componentes 74x163 crie um contador módulo 64. Determine, justificando a máxima frequência de funcionamento do circuito tendo em conta as seguintes especificações temporais:
- a. flip-flops que compõem o contador: $t_{\text{setup}}=10$ ns, $t_{\text{hold}}=4$ ns, $t_{\text{pHL}}=20$ ns, $t_{\text{pLH}}=15$ ns;
 - b. tempo de atraso de uma porta lógica elementar (se usada): $t_{\text{porta}} = 5$ ns.
- 12 O circuito da figura A é um shift-register de 4 bits, que faz deslocamento à esquerda (i.e. no sentido $Q_0 \rightarrow Q_3$), com inicialização síncrona.
- a. Desenhe o esquema interno do circuito. Explique o seu princípio de funcionamento.
 - b. Na figura B temos uma aplicação do mesmo circuito, funcionando como contador. Desenhe o diagrama de estados deste circuito.




Figura A




Figura B

- 13** Projete uma linha de atraso de comprimento N , variável entre 1 e 16. O comprimento desejado é especificado por 4 entradas $A_3 A_2 A_1 A_0$ contendo a representação binária de $N-1$. Para o seu projeto dispõe de *shift registers* de 4 bits (semelhantes aos do exercício anterior) e de multiplexers 4:1. Pretende-se uma solução com o menor número de blocos. Para minimizar o número de blocos, note que $(A_3 A_2 A_1 A_0) = (A_3 A_2) \times 4 + A_1 A_0$. Explique detalhadamente o raciocínio que o conduziu à solução escolhida e simule o circuito no DesignWorks.